Integrantes‎ > ‎

Pantaleone, Luis

          •  PL/SQL Oracle Developer. Estrategías Diferenciadas SA. 2016-presente
          • Ayudante Ordinario Dedicación simple (categoría SPU: sin categorizar). 2015-presente. Concurso público abierto con clase de oposición. Desde el 2006 como ayudante interino.
          • Becario Conicet (2011-2016): Tema de investigación en el útimo año: análisis de profiling de algoritmos en procesadores CISC. Temas anteriores: aceleración de algoritmos en FPGAs. Director: José Massa (del 2015 al 2016).







Docencia-Investigación

Docencia - Cargos:
Ayudante simple alumno: 2006-2011.
Ayudante simple interino: 2011 - actualidad.
Ayudante 1 simple ordinario: Julio 2015 - actualidad.

Docencia - Materias:
* Introducción a la arquitectura de Sistemas: 2007-2009
* Electrónica Digital: 2006-2009, 2011 - 2015
* Arquitectura de computadoras: 2010 - 2015
* Diseño de compiladores: 2015 
* Arquitectura de computadoras y técnicas digitales: 2016 - actualidad
Técnicas de documentación y validación (TUDAI): 2016 - actualidad

Investigación:
Temas de investigación principal: aceleración de algoritmos sobre lógica programable.

Área de aplicación: algoritmos para el cálculo de dosimetría (cálculo de dosis para radioterapia)

Temas de investigación secundarios
* profiling de algoritmos:  análisis de accesos a cache, penalizaciones en saltos, instrucciones y u-instrucciones, asm. Análisis de la incidencia de las arquitecturas del procesador.
* Sintesis HLS
* Sístemas embebidos en FPGAs

Tecnologías:
* FPGAs: Virtex 2 Pro, Virtex 5, Spartan 6, Zynq-7000 (Zybo y Zedboard)
* MCUs: Cortex M3 y Cortex M4, TI CC2530 (8051, w/ZigBee module)




Cátedras


Ċ
Luis Pantaleone,
24 may. 2016 16:15
Comments